FPGA开发 逻辑设计 Xilinx VHDL Verilog Altera HDMI 图像传输 video FPGA验证

FPGA开发 FPGA Verilog 逻辑设计 Xilinx Vivado Python 算法开发 硬件设计 VHDL

FPGA设计 Xilinx Altera verilog SystemVerilog 虚拟化技术 RDMA RoCEv2

逻辑设计 硬件设计

逻辑设计 硬件设计 Verilog SystemVerilog

FPGA开发 FPGA

FPGA开发 数字信号处理 高速串行总线 数字滤波器 变频 缩放

FPGA开发 Xilinx Altera FPGA 熟悉Zynq SoC FPGA FPGAdemo板设计调试 FPGA功能定制开发 项目技术讲解产品演示

逻辑设计 硬件设计 Verilog SystemVerilog

FPGA开发 FPGA

FPGA开发 SerDes FPGA 频谱分析仪 C语言 示波器 C/C++ TCL

FPGA开发 硬件设计 逻辑设计 FPGA

逻辑设计 ADC 数字信号处理 变频 高速串行总线 数字滤波器 数字中频

FPGA

FPGA开发 逻辑设计 算法开发 SystemVerilog Verilog ADC DAC DDR

逻辑设计 硬件设计

FPGA开发 逻辑设计 FPGA验证 NC-Verilog VHDL Verilog 以太网 Vivado ISE Modelsim

FPGA开发 SerDes FPGA 频谱分析仪 C语言 示波器 TCL C/C++

FPGA开发 DDR IIC UART SPI D语言 Modelsim ISE FPGA Vivado